Portes logiques et circuits intégrés

Circuits Intégrés Logiques : Guide Essentiel

Les portes logiques sont des circuits digitaux ou numériques, composés de transistors fonctionnant en commutation sur une puce de silicium, formant un circuit intégré (CI).

1. Principes Fondamentaux des Circuits Logiques

• États de Commutation: Tout circuit logique fonctionne sur deux états distincts (TOUT ou RIEN).

• Niveaux de Tension:

  • Niveau Haut (High): Tension la plus positive de l'alimentation, valeur binaire 1.

  • Niveau Bas (Low): Tension la moins positive de l'alimentation, valeur binaire 0.

• Logique Positive/Négative:

  • Logique Positive: Tension d'alimentation positive.

  • Logique Négative: Tension d'alimentation négative.

• Niveau Actif: Indicateur de la présence de l'information traitée.

  • Niveau Actif Bas: Information considérée comme vraie au niveau bas. Représenté par un rond ou un triangle d'inversion sur le symbole logique.

  • Niveau Actif Haut: Information considérée comme vraie au niveau haut. Absence de signe d'inversion.

2. Fonctionnement des Transistors en Commutation

• Les transistors utilisés dans les CI logiques fonctionnent entre deux points : blocage et saturation.

• Un transistor agit comme un interrupteur bistable (ouvert/fermé).

• Exemple d'Inverseur:

  • Entrée A au niveau bas Transistor bloqué (interrupteur ouvert) Sortie Y au niveau haut.

  • Entrée A au niveau haut Transistor saturé (interrupteur fermé) Sortie Y au niveau bas.

  • La sortie Y est le complément logique de l'entrée A.

• Des fonctions plus complexes (NAND, NOR) sont réalisées en associant des transistors en série ou parallèle.

3. Classification des Circuits Intégrés par Densité d'Intégration

La complexité des CI est mesurée par leur densité d'intégration (nombre de transistors).

• SSI (Short Scale Integration): Jusqu'à 100 transistors (moins de 12 portes).

• MSI (Medium Scale Integration): 100 à 1000 transistors (moins de 100 portes).

• LSI (Large Scale Integration): 1000 à 10000 transistors (moins de 1000 portes).

• VLSI (Very Large Scale Integration): 10000 à 100000 transistors.

• ULSI (Ultra Large Scale Integration): Plus de 100000 transistors.

4. Caractéristiques des Circuits Intégrés Numériques

Terminologie anglo-saxonne essentielle :

• I: Input (entrée)

• O: Output (sortie)

• L: Low level (niveau bas)

• H: High level (niveau haut)

4.1. Tensions d'Alimentation

• TTL: (borne +) et (borne -).

• MOS: (borne +) et (borne -).

4.2. Tensions Logiques (Valeurs Limites Spécifiées par les Fabricants)

• : Tension minimale d'entrée pour un niveau haut.

• : Tension maximale d'entrée pour un niveau bas.

• : Tension minimale de sortie pour un niveau haut.

• : Tension maximale de sortie pour un niveau bas.

4.3. Courants Logiques (Valeurs Maximales Spécifiées par les Fabricants)

• : Courant d'entrée niveau haut.

• : Courant d'entrée niveau bas.

• : Courant de sortie niveau haut.

• : Courant de sortie niveau bas.

4.4. Capacité de Charge (Fan Out - )

• Définit le nombre maximal d'entrées qu'une sortie peut piloter.

• Doit vérifier que les courants de sortie du pilote sont supérieurs à la somme des courants d'entrée des charges.

  
  

• Calcul du Fan Out:

  
  
  

4.5. Dissipation de Puissance ()

• Puissance absorbée par le CI sur l'alimentation.

• Calculée avec la moyenne des courants d'alimentation: .

• : Courant quand toutes les sorties sont au niveau haut.

• : Courant quand toutes les sorties sont au niveau bas.

  (où est le nombre de portes)

4.6. Vitesse de Fonctionnement

• Mesurée par la fréquence maximale du signal d'horloge.

• Mesurée par le temps de propagation (retard d'un signal à travers une porte).

  • : Temps de propagation niveau haut niveau bas.

  • : Temps de propagation niveau bas niveau haut.

5. Familles de Circuits Logiques

5.1. Famille ECL (Emitter Coupled Logic)

• La plus rapide des CI numériques (transistor en régime non saturé).

• Fréquence d'horloge très élevée.

• Inconvénients: faible immunité aux parasites, consommation élevée, tension d'alimentation négative.

• Réservée aux applications très haute fréquence.

5.2. Famille TTL (Transistor Transistor Logic)

• Basée sur le transistor bipolaire.

• L'étage d'entrée utilise un transistor à émetteur multiple.

• La porte de référence est la NAND.

5.2.1. Configurations de Sortie TTL

• Sorties en "totem pole" (collecteur fermé):

  • Configuration la plus courante.

  • Transistors Q3 et Q4 ont des états opposés.

  • Ne peuvent pas être connectées ensemble pour éviter les courts-circuits.

• Sorties à Collecteur Ouvert (CO):

  • Nécessitent une résistance externe de rappel à la source (pull-up).

  • Peuvent être reliées ensemble en configuration "ET-câblé".

  • Servent de buffeurs/drivers pour des charges non-TTL (relais, LED).

• Sorties à Trois États (3 états):

  • Possèdent une entrée supplémentaire E de validation.

  • Si E est active, la porte fonctionne normalement.

  • Si E est inactive, la sortie est à l'état de HAUTE IMPÉDANCE (Z).

  • Permettent de brancher plusieurs sorties sur une ligne commune (bus).

  • Précaution: Ne jamais avoir plus d'une sortie validée simultanément sur le bus (conflit de niveaux).

5.2.2. Séries TTL (3 Générations)

1. Première Génération:

   • Série 54/74 (Standard): Référence, en voie de disparition.

   • Série 54L/74L (Low power): Consommation réduite, plus lente

>.

• Deuxième Génération (utilisation de diodes Schottky à barrière de 0,4 V):

  • Améliore la vitesse sans augmenter la consommation.

  • Série 54S/74S (Schottky): Plus rapide.

  • Série 54LS/74LS (Low power Schottky): Consommation réduite, remplace la série standard dans les applications.

• Troisième Génération (Technologie Avancée):

  • Série 54AS/74AS (Advanced Schottky): La plus rapide (après ECL), performances excellentes.

  • Série 54ALS/74ALS (Advanced Low power Schottky).

  • Série 54F/74F (Fast): Performances similaires aux séries AS.

5.3. Famille MOS (Metal Oxyde Semiconductor)

• Basée sur les MOSFET (transistor à effet de champ à grille isolée).

• Avantages: Faible coût, faible consommation, haute densité d'intégration.

• Inconvénients: Vitesse plus faible, grande sensibilité à l'électricité statique (fragilité).

• Types:

  • NMOS (canal N): Équivalent bipolaire NPN. Plus grande densité et vitesse.

  • PMOS (canal P): Équivalent bipolaire PNP.

• Réservés aux CI de type LSI et plus (microprocesseurs, mémoires).

5.3.1. Famille CMOS (Complementary symmetry MOSFET)

• Combine transistors NMOS et PMOS.

• Avantages: Vitesse plus élevée, plus faible consommation que NMOS.

• Inconvénients: Densité d'intégration moins élevée que NMOS.

5.3.2. Configurations de Sortie CMOS

• Sorties standard (drain fermé).

• Sorties à drain ouvert (équivalent collecteur ouvert TTL).

• Sorties à trois états.

5.3.3. Séries CMOS

• CD4000 (ou MC14000): Première série, version améliorée 4000B.

• 74C: Compatible broche à broche avec TTL mais pas de compatibilité de tensions. Équivalente à la série 4000.

• 74HC: Amélioration de la série 74C en vitesse et courant de sortie.

• 74HCT: Compatible en tension avec la série TTL (le 'T' indique la compatibilité).

5.3.4. Caractéristiques Spécifiques CMOS

• La puissance dissipée () dépend de la fréquence de fonctionnement (très faible en statique, augmente avec la fréquence).

• Le temps de propagation () augmente avec le nombre d'entrées alimentées.

• Meilleure immunité aux parasites que TTL.

6. Code d'Identification des Circuits Intégrés TTL (Ex: SN 74 LS 04 N)

1. Préfixe (SN, DM, ...): Fabricant.

2. Gamme de Température:

   • 74: Usage industriel ( à ).

   • 54: Usage militaire ( à ).

3. Type de TTL (Série): LS, S, AS, ALS, F... (standard sans lettre, C/HC/HCT pour CMOS compatibles).

4. Numéro d'Identification: Définit la fonction du circuit (ex: 00 pour NAND quadruple 2 entrées, 04 pour inverseur sextuple).

5. Type de Boîtier: N (DIL plastique), J (DIL céramique), FN (carré plastique), etc.

7. Couplage et Interface entre Circuits Logiques

• Avant de coupler deux CI de technologies différentes, vérifier la compatibilité en courant et en tension.

• Compatibilité en Courant: Les courants max du pilote ne doivent pas être dépassés.

• Compatibilité en Tension:

  
  

• Si les compatibilités sont assurées, le couplage direct est possible. Sinon, une interface est nécessaire.

7.1. Interfaces Sp

écifiques

• TTL vers CMOS HCT: Compatibilité en tension directe. Pas d'interface.

• TTL vers CMOS 4000/74C (5V): Incompatibilité en tension. Utiliser une résistance de rappel ().

• TTL vers CMOS 4000/74C (VDD > 5V): Utiliser un buffer TTL à collecteur ouvert (ex: 7407) ou un adaptateur de niveau (ex: 4504).

• CMOS 5V vers TTL: Compatibilité en tension. Vérifier les sortances pour le courant, utiliser buffers si nécessaire.

• CMOS (VDD > 5V) vers TTL: Utiliser des convertisseurs de niveau (ex: 4049 inverseur, 4050 non inverseur).

8. Règles de Conception et Bonnes Pratiques

8.1. Répartition des Bornes (Broches)

• Boîtiers DIL: Encoche principale, broche 1 en haut à gauche (vue de dessus, encoche vers le haut).

• Boîtiers Carrés: Point principal, broche 1 sous le point.

• Numérotation dans le sens inverse des aiguilles d'une montre.

8.2. Découplage de l'Alimentation

• Les commutations rapides génèrent des pointes de tension.

• Connecter des condensateurs de découplage (bonnes caractéristiques HF) au plus près du CI.

• Valeurs recommandées:

  • TTL: à par boîtier.

  • TTL (groupes): à pour 4-6 boîtiers.

  • CMOS: pour 10 boîtiers.

8.3. Gestion des Entrées Inutilisées

• Une entrée flottante (non connectée) peut provoquer des perturbations (antenne, électrostatique) et génère des niveaux logiques 1 (pour TTL).

• Solutions:

  • Pour une entrée inutilisée d'une porte utilisée: la relier à une entrée utilisée ou la fixer à un niveau logique neutre.

  • Pour une porte entière inutilisée: Relier systématiquement toutes ses entrées à via une résistance de (pour TTL). Pour CMOS, relier à ou selon la fonction.